Еўрапейская ініцыятыва працэсараў (EIP), агульнаеўрапейская ініцыятыва па распрацоўцы запатэнтаваных еўрапейскіх працэсараў, якая падтрымліваецца ЕС, завяршыла свой першы этап. Гэты этап уключае распрацоўку працэсара Rhea на базе Arm, тэхналогіі бяспекі для HPC і краёвых працэсараў, а таксама праверку канцэпцыі тэставага чыпа European Processor Accelerator (EPAC).
Ужо некаторы час Еўропа жадае развіць уласную працэсарную і сумежную індустрыю, каб рэгіён менш залежаў ад працэсараў з іншых рэгіёнаў свету. З гэтай мэтай 28 еўрапейскіх кампаній і арганізацый з дзесяці краін стварылі кансорцыум European Processor Initiative (EIP). Гэты кансорцыум таксама падтрымліваецца Еўрапейскім саюзам (ЕС).
Нядаўна кансорцыум абвясціў, што завяршыў свой першы этап распрацоўкі. Зыходзячы з бюджэту ў 79 мільёнаў еўра, розныя еўрапейскія кампаніі і стартапы працавалі над распрацоўкай уласнай працэсарнай тэхналогіі.
Вынікі першага этапу распрацоўкі
Асноўныя дасягненні гэтага этапу ўключаюць увядзенне ў партнёрстве з Atos працэсара Rhea на базе SiPearl Arm Neoverse V1. Нягледзячы на тое, што тэхналогія Arm паходзіць з Злучанага Каралеўства, гэты працэсар таксама мае 29 ядраў RISC-V з адкрытым зыходным кодам, якія выконваюць ролю кантролераў. Выкарыстанне тэхналогіі з адкрытым зыходным кодам з'яўляецца важнай часткай агульнаеўрапейскай ініцыятывы працэсараў. У 2023 годзе гэты «еўрапейскі» працэсар павінен быць разгорнуты ў суперкамп'ютэрных асяроддзях.
Яшчэ адным вынікам праекта EIP з'яўляецца распрацоўка тэхналогій бяспекі для HPC і Edge кампутараў. Зараз для гэтай мэты распрацаваны так званыя «крыптапліткі». Гэтая тэхналогія павінна інтэгравацца з іншымі працэсарнымі рашэннямі і прыкладаннямі з адкрытым зыходным кодам.
іншыя рашэнні
Акрамя таго, на першым этапе ініцыятывы EIP быў распрацаваны тэставы чып EPAC (European Processor Accelerator). Супервылічальны цэнтр Барселоны і Універсітэт Заграба (Харватыя) распрацавалі так званыя блокі вектарнай апрацоўкі для высокапрадукцыйных вылічальных магутнасцяў і нізкага спажывання энергіі. Гэта рашэнне заснавана на ядры Avispado RISC-V ад Semidynamics з Барселоны.
Гэты праект таксама пацвердзіў канцэпцыю ўбудаванай вылічальнай платформы ў спалучэнні з SDK для аўтамабільнай прамысловасці.
Фаза 2 пачнецца ў 2022 годзе
Другі этап EIP павінен пачацца ў 2022 годзе. На гэтым этапе кансорцыум хоча засяродзіцца на ўвядзенні ў вытворчасць працэсараў, распрацаваных на этапе 1.