L'iniziativa europea di processori (EIP), una iniziativa paneuropea sustinuta da l'UE per sviluppà processori europei privati, hà finitu a so prima fase. Questa fase include u sviluppu di u processatore Rhea basatu in Arm, a tecnulugia di sicurità per i processori HPC è edge è una prova di cuncettu per u chip di prova di l'Acceleratore di Processore Europeu (EPAC).
Dapoi qualchì tempu, l'Europa hà vulsutu sviluppà u so propiu processatore è l'industria assuciata, perchè a regione hè menu dipendente da i prucessori di altre regioni di u mondu. À questu scopu, 28 cumpagnie è urganisazioni europee di dece paesi anu creatu u cunsorziu European Processor Initiative (EIP). Stu cunsorziu hè ancu sustinutu da l'Unione Europea (UE).
U cunsorziu hà annunziatu recentemente chì avia finitu a so prima fase di sviluppu. Basatu annantu à un budgetu di 79 milioni d'euros, diverse cumpagnie europee è start-ups anu travagliatu nantu à u sviluppu di a so propria tecnulugia di processore.
Risultati prima fase di sviluppu
I successi chjave di sta fase includenu l'intruduzione di u processore Rhea basatu in Arm Neoverse V1 di SiPearl in partenariatu cù Atos. Ancu s'è a tecnulugia di Arm vene da u Regnu Unitu, stu processore hà ancu 29 core RISC-V open-source chì facenu cum'è controller. L'usu di a tecnulugia open source hè una parte impurtante di l'iniziativa di processore paneuropeu. In u 2023, stu prucessore "europeu" deve esse lanciatu in ambienti di supercomputing.
Un altru risultatu di u prughjettu EIP hè u sviluppu di tecnulugia di sicurità per HPC è computer di punta. I cosiddetti "tiles criptu" sò stati sviluppati per questu scopu. Sta tecnulugia deve integrà cù altre soluzioni è applicazioni di processore open source.
Altre suluzione
Inoltre, a prova di cuncepimentu di chip di prova di l'Acceleratore di Processore Europeu (EPAC) hè stata sviluppata in a prima fase di l'iniziativa EIP. U Barcelona Supercomputing Center è l'Università di Zagabria (Croazia) anu sviluppatu i cosiddetti unità di trasfurmazioni vettoriali per una putenza di computing d'altu rendiment è un pocu cunsumu d'energia. Questa suluzione hè basatu annantu à u core Avispado RISC-V da Semidynamics da Barcelona.
Stu prughjettu hà ancu furnitu una prova di cuncettu per una piattaforma di calculu integrata, in cumminazione cù un SDK, per l'industria di l'automobile.
A Fase 2 per principià in 2022
A seconda fase di l'EIP hè duvuta à principià in 2022. In questa fase, u cunsorziu vole cuncentrazione specificamente à purtà i prucessori sviluppati in a fase 1 in a produzzione.