Eurooppalainen prosessorialoite (EIP), EU:n tukema yleiseurooppalainen aloite patentoitujen eurooppalaisten prosessorien kehittämiseksi, on saanut ensimmäisen vaiheensa päätökseen. Tämä vaihe sisältää Arm-pohjaisen Rhea-prosessorin, HPC- ja reunaprosessorien suojausteknologian sekä European Processor Accelerator (EPAC) -testisirun konseptin proof-of-conceptin.
Eurooppa on jo jonkin aikaa halunnut kehittää omaa jalostajaa ja siihen liittyvää teollisuutta, jotta alue olisi vähemmän riippuvainen muiden maailman alueiden jalostajista. Tätä tarkoitusta varten 28 eurooppalaista yritystä ja organisaatiota kymmenestä maasta on perustanut European Processor Initiative (EIP) -konsortion. Tätä konsortiota tukee myös Euroopan unioni (EU).
Konsortio ilmoitti äskettäin saaneensa ensimmäisen kehitysvaiheensa päätökseen. Eri eurooppalaiset yritykset ja start-upit työskentelivät 79 miljoonan euron budjetilla oman prosessoriteknologiansa kehittämisessä.
Tuloksena ensimmäinen kehitysvaihe
Tämän vaiheen tärkeimpiä saavutuksia ovat SiPearlin Arm Neoverse V1 -pohjaisen Rhea-prosessorin esittely yhteistyössä Atoksen kanssa. Vaikka Armin tekniikka tulee Yhdistyneestä kuningaskunnasta, tässä prosessorissa on myös 29 avoimen lähdekoodin RISC-V-ydintä, jotka toimivat ohjaimina. Avoimen lähdekoodin teknologian käyttö on tärkeä osa yleiseurooppalaista prosessorialoitetta. Vuonna 2023 tämä "eurooppalainen" prosessori pitäisi ottaa käyttöön supertietokoneympäristöissä.
Toinen EIP-projektin tulos on tietoturvateknologian kehittäminen HPC- ja reunatietokoneille. Tätä tarkoitusta varten on nyt kehitetty niin sanottuja kryptolaattoja. Tämän tekniikan on integroitava muihin avoimen lähdekoodin prosessoriratkaisuihin ja sovelluksiin.
Muut ratkaisut
Lisäksi EIP-aloitteen ensimmäisessä vaiheessa on kehitetty EPAC (European Processor Accelerator) -testisiru. Barcelonan superlaskentakeskus ja Zagrebin yliopisto (Kroatia) ovat kehittäneet niin sanottuja vektorikäsittelyyksiköitä korkean suorituskyvyn laskentatehoon ja alhaiseen energiankulutukseen. Tämä ratkaisu perustuu Barcelonan Semidynamicsin Avispado RISC-V -ytimeen.
Tämä projekti tarjosi myös konseptin todisteen sisäänrakennetusta laskenta-alustasta yhdessä SDK:n kanssa autoteollisuudelle.
Vaihe 2 alkaa vuonna 2022
EIP:n toisen vaiheen on määrä alkaa vuonna 2022. Tässä vaiheessa konsortio haluaa keskittyä nimenomaan vaiheessa 1 kehitettyjen prosessorien tuomiseen tuotantoon.