It European Processor Initiative (EIP), in EU-stipe pan-Jeropeesk inisjatyf om proprietêre Jeropeeske processors te ûntwikkeljen, hat syn earste faze foltôge. Dizze faze omfettet de ûntwikkeling fan 'e Arm-basearre Rhea-prosessor, befeiligingstechnology foar HPC en edge-processors en in proof-of-concept foar de testchip fan' e European Processor Accelerator (EPAC).
Al in skoft wol Europa in eigen ferwurker en byhearrende yndustry ûntwikkelje, sadat de regio minder ôfhinklik is fan ferwurkers út oare regio’s fan de wrâld. Dêrta hawwe 28 Europeeske bedriuwen en organisaasjes út tsien lannen it konsortium European Processor Initiative (EIP) oprjochte. Dit konsortium wurdt ek stipe troch de Europeeske Uny (EU).
It konsortium kundige koartlyn oan dat it de earste ûntwikkelingsfaze foltôge hie. Op grûn fan in budzjet fan 79 miljoen euro wurken ferskate Europeeske bedriuwen en start-ups oan de ûntwikkeling fan har eigen prosessortechnology.
Resultaten earste ûntwikkeling faze
Wichtige prestaasjes fan dizze faze omfetsje de yntroduksje fan SiPearl's Arm Neoverse V1-basearre Rhea-prosessor yn gearwurking mei Atos. Hoewol de technology fan Arm út it Feriene Keninkryk komt, hat dizze prosessor ek 29 iepen boarne RISC-V-kearnen dy't fungearje as controllers. It brûken fan iepen boarne technology is in wichtich ûnderdiel fan it pan-Jeropeeske prosessor-inisjatyf. Yn 2023 soe dizze 'Jeropeeske' prosessor moatte wurde útrôle yn supercomputing-omjouwings.
In oar resultaat fan it EIP-projekt is de ûntwikkeling fan feiligenstechnology foar HPC en edge-kompjûters. Dêrfoar binne no saneamde 'crypto-tegels' ûntwikkele. Dizze technology moat yntegrearje mei oare iepen boarne processor-oplossings en applikaasjes.
Oare oplossingen
Fierder is de European Processor Accelerator (EPAC) testchip proof of concept ûntwikkele yn 'e earste faze fan it EIP-inisjatyf. De Barcelona Supercomputing Center en de Universiteit fan Zagreb (Kroaasje) hawwe ûntwikkele saneamde vector ferwurkjen ienheden foar hege-optreden computing macht en leech enerzjyferbrûk. Dizze oplossing is basearre op de Avispado RISC-V kearn fan Semidynamics út Barcelona.
Dit projekt levere ek in proof of concept foar in ynboude komputerplatfoarm, yn kombinaasje mei in SDK, foar de auto-yndustry.
Fase 2 begjint yn 2022
De twadde faze fan it EIP moat begjinne yn 2022. Yn dizze faze wol it konsortium har spesifyk rjochtsje op it yn produksje bringe fan de yn faze 1 ûntwikkele ferwurkers.