Rakan kongsi IBM dan Samsung Electronics mengumumkan pembangunan reka bentuk cip baharu. Dengan menyusun transistor cip dengan cara alternatif, organisasi mengatakan mereka mempunyai kaedah untuk menghasilkan telefon pintar dengan hayat bateri selama seminggu.
Kebanyakan organisasi yang berminat dalam pembangunan cip melabur dalam mengecilkan transistor. Lebih kecil transistor, lebih banyak transistor yang dibenarkan oleh cip. Lebih banyak transistor yang dibenarkan oleh cip, lebih berkesan cip itu.
IBM tidak terkecuali daripada peraturan tersebut. Awal tahun ini, organisasi itu berkata ia telah mengambil langkah penting ke arah transistor 2 nanometer (nm) yang diidamkan. Dalam tempoh yang sama, pengeluar cip Belanda ASML mengumumkan perkembangan serupa.
Teknologi untuk penghasilan transistor 2nm mewujudkan prasyarat penting untuk penambahbaikan cip. Tetapi terdapat beberapa jalan yang menuju ke Rom. IBM dan Samsung Electronics berkata mereka telah menemui salah satu daripada jalan tersebut. Laluan mereka tidak berkisar pada saiz transistor, tetapi susunan spatial transistor.
Teknologi
Pada masa ini, pengeluar cip seperti TSMC dan Samsung Electronics menggunakan reka bentuk FinFET yang dipanggil, singkatan untuk 'transistor kesan medan sirip'. IBM dan Samsung Electronics keluar dengan reka bentuk VTFET, singkatan untuk 'transistor kesan medan pengangkutan menegak'.
Samsung dan IBM mengatakan reka bentuk VTFET boleh memberikan kuasa dua kali ganda dan penggunaan kuasa 85 peratus kurang daripada reka bentuk FinFET. Sebabnya? "Susunan menegak transistor, tidak seperti FinFET," kata organisasi itu.
Imej di bawah menggariskan perbezaan reka bentuk. Walaupun IBM berjaya menguji reka bentuk dengan pengeluaran cip ujian, organisasi tidak menyatakan sama ada dan bila cip itu akan muncul di pasaran. Walau bagaimanapun, organisasi mengatakan bahawa VTFET sedang membuka jalan untuk telefon pintar dengan hayat bateri lebih daripada seminggu dan aplikasi IoT yang lebih berkesan dalam kapal angkasa dan kenderaan pandu sendiri.