European Processor Initiative (EIP), wspierana przez UE ogólnoeuropejska inicjatywa na rzecz opracowywania zastrzeżonych europejskich procesorów, zakończyła swój pierwszy etap. Ta faza obejmuje opracowanie procesora Rhea opartego na ramieniu, technologię zabezpieczeń dla procesorów HPC i brzegowych oraz weryfikację koncepcji układu testowego European Processor Accelerator (EPAC).
Od pewnego czasu Europa chce rozwijać własny przetwórca i związany z nim przemysł, aby region był mniej zależny od przetwórców z innych regionów świata. W tym celu 28 europejskich firm i organizacji z dziesięciu krajów utworzyło konsorcjum European Processor Initiative (EIP). Konsorcjum to jest również wspierane przez Unię Europejską (UE).
Konsorcjum ogłosiło niedawno, że zakończyło pierwszą fazę rozwoju. W oparciu o budżet 79 milionów euro, różne europejskie firmy i start-upy pracowały nad rozwojem własnej technologii procesorowej.
Wyniki pierwsza faza rozwoju
Kluczowe osiągnięcia w tej fazie obejmują wprowadzenie we współpracy z Atos procesora Rhea firmy SiPearl opartego na Arm Neoverse V1. Chociaż technologia firmy Arm pochodzi z Wielkiej Brytanii, procesor ten zawiera również 29 rdzeni RISC-V o otwartym kodzie źródłowym pełniących rolę kontrolerów. Wykorzystanie technologii open source jest ważną częścią ogólnoeuropejskiej inicjatywy dotyczącej procesorów. W 2023 r. ten „europejski” procesor powinien zostać wprowadzony w środowiskach superkomputerowych.
Kolejnym rezultatem projektu EIP jest rozwój technologii bezpieczeństwa dla komputerów HPC i brzegowych. W tym celu opracowano obecnie tak zwane „kafelki krypto”. Ta technologia musi być zintegrowana z innymi rozwiązaniami i aplikacjami procesorów typu open source.
Inne rozwiązania
Ponadto w pierwszej fazie inicjatywy EIP opracowano weryfikację koncepcji chipa testowego Europejskiego Akceleratora Procesorowego (EPAC). Centrum Superkomputerowe w Barcelonie i Uniwersytet w Zagrzebiu (Chorwacja) opracowały tak zwane jednostki przetwarzania wektorowego zapewniające wysoką moc obliczeniową i niskie zużycie energii. To rozwiązanie bazuje na rdzeniu Avispado RISC-V firmy Semidynamics z Barcelony.
Projekt ten dostarczył również dowodu koncepcji wbudowanej platformy obliczeniowej, w połączeniu z SDK, dla przemysłu motoryzacyjnego.
Faza 2 rozpocznie się w 2022 r.
Druga faza EIP ma się rozpocząć w 2022 r. W tej fazie konsorcjum chce skupić się w szczególności na wprowadzeniu do produkcji procesorów opracowanych w fazie 1.