Os parceiros IBM e Samsung Electronics anunciam o desenvolvimento de um novo design de chip. Ao organizar os transistores de um chip de forma alternativa, as organizações dizem que têm um método para produzir smartphones com vida útil de bateria de uma semana.
A maioria das organizações com interesse no desenvolvimento de chips investe no downsizing de transistores. Quanto menores os transistores, mais transistores um chip permite. Quanto mais transistores um chip permite, mais eficaz é o chip.
A IBM não é exceção à regra. No início deste ano, a organização disse que deu um passo importante em direção ao cobiçado transistor de 2 nanômetros (nm). No mesmo período, a fabricante holandesa de chips ASML anunciou um desenvolvimento semelhante.
A tecnologia para a produção de transistores de 2 nm cria uma pré-condição importante para a melhoria do chip. Mas há vários caminhos que levam a Roma. A IBM e a Samsung Electronics dizem ter encontrado um desses caminhos. Seu caminho não gira em torno do tamanho dos transistores, mas do arranjo espacial dos transistores.
A tecnologia
Atualmente, fabricantes de chips como TSMC e Samsung Electronics usam o chamado design FinFET, abreviação de 'fin field-effect transistor'. A IBM e a Samsung Electronics estão lançando um design VTFET, abreviação de 'transistores de efeito de campo de transporte vertical'.
A Samsung e a IBM dizem que o design VTFET pode fornecer o dobro de energia e 85% menos consumo de energia do que os designs FinFET. A razão? “Um arranjo vertical de transistores, ao contrário do FinFET”, disseram as organizações.
A imagem abaixo descreve a diferença de design. Embora a IBM tenha testado com sucesso o design com a produção de chips de teste, as organizações não especificam se e quando os chips aparecerão no mercado. No entanto, as organizações dizem que o VTFET está abrindo caminho para smartphones com mais de uma semana de duração da bateria e aplicativos de IoT mais eficazes em naves espaciais e veículos autônomos.