Партнерите IBM и Samsung Electronics најавуваат развој на нов дизајн на чипови. Со распоредување на транзисторите на чипот на алтернативен начин, организациите велат дека имаат метод за производство на паметни телефони со еднонеделно траење на батеријата.
Повеќето организации со интерес за развој на чипови инвестираат во намалување на транзисторите. Колку се помали транзисторите, толку повеќе транзистори дозволува чипот. Колку повеќе транзистори дозволува чипот, толку е поефикасен чипот.
IBM не е исклучок од правилото. Претходно оваа година, организацијата соопшти дека направила важен чекор кон посакуваниот транзистор од 2 нанометри (nm). Во истиот период, холандскиот производител на чипови ASML најави сличен развој.
Технологијата за производство на транзистори од 2 nm создава важен предуслов за подобрување на чипот. Но, постојат неколку патишта кои водат до Рим. IBM и Samsung Electronics велат дека нашле еден од тие патишта. Нивниот пат не се врти околу големината на транзисторите, туку просторното уредување на транзисторите.
Технологијата
Во моментов, производителите на чипови како што се TSMC и Samsung Electronics користат таканаречен FinFET дизајн, скратено од „транзистор со ефект на поле на перки“. IBM и Samsung Electronics излегуваат со VTFET дизајн, скратено од „транзистори со ефект на вертикално транспортно поле“.
Samsung и IBM велат дека дизајнот VTFET може да испорача двојно поголема енергија и 85 проценти помала потрошувачка на енергија од FinFET дизајните. Причината? „Вертикален распоред на транзистори, за разлика од FinFET“, велат организациите.
Сликата подолу ја прикажува разликата во дизајнот. Иако IBM успешно го тестираше дизајнот со производство на тест чипови, организациите не прецизираат дали и кога чиповите ќе се појават на пазарот. Сепак, организациите велат дека VTFET го отвора патот за паметни телефони со повеќе од една недела траење на батеријата и поефикасни IoT апликации во вселенски бродови и самоуправувачки возила.